Un estudio liderado por investigadores de la Universitat Politècnica de València (España) permite diseñar chips de altas prestaciones con mayor capacidad de procesamiento. La clave reside en la incorporación de un nuevo modelo de línea de retardo que ocupa mucho menos espacio en el chip –hasta 300 veces menos- y que ha sido ideado por Ivana Gasulla, investigadora del Instituto de Telecomunicaciones y Aplicaciones Multimedia (iTEAM) de la UPV. Junto al equipo del iTEAM, en el estudio han participado también investigadores de la Universidad McGill de Canadá y la Universidad de Strathclyde, en Glasgow (Escocia).
Leer más